在組合邏輯電路中，任意時刻的輸出隻取決於該時刻的輸入，與電路原來的狀態無關。 - 播寶寶

首頁題庫

題目：在組合邏輯電路中，任意時刻的輸出隻取決於該時刻的輸入，與電路原來的狀態無關。

騰訊雲服務器2核/2G/3M（61元/首年） 騰訊輕量雲2核/2G/4M（99元/年續費同價）騰訊雲服務器老用戶專享

在組合邏輯電路中，任意時刻的輸出隻取決於該時刻的輸入，與電路原來的狀態無關。

A.正確

B.錯誤

正確答案：正確

關鍵字：智慧樹

相關試題

1.優先編碼器的編碼信號是相互排斥的，允許多個編碼信號同時有效。 2.組合邏輯電路中產生競爭冒險的主要原因是輸入端受到尖峰信號的幹擾。 3.全加器與半加器都是實現一位二進制數的加法運算，所以功能是相同的。 4.JK觸發器的特性方程為（）。 5.下列關於同步二進制計數器74LS161和同步十進制計數器74LS160的關系敘述正確的是（）。

推薦

返回頂部